Verification of Translation

US Patent Application No.: 09/700,940

Title of the Invention: LSI LAYOUT METHOD

I, Yuka Moriyama, whose full post office address is IKEUCHI·SATO & PARTNER PATENT ATTORNEYS, OAP Tower 26F, 8-30 Tenmabashi, 1-chome, Kita·ku, Osaka·shi, OSAKA 530-6026, Japan am the translator of the documents attached and I state that the following is true translations to the best of my knowledge and belief of a part of JP 7(1995)-130951 A.

At Osaka, Japan DATED 10 /6/2002 (Day/Month/Year)

Signature of the translator

Yuka MORIYAMA

Partial Translation of JP 7(1995) 130951 A

Publication Date: May 19, 1995

5

15

20

25

30

35

Application No.: 5(1993)-272035

Filing Date: October 29, 1993

Inventor: Koji Urata

Teruo Kobayashi

Applicant: TOSHIBA CORP

10 Title of the Invention: SEMICONDUCTOR INTEGRATED CIRCUIT

DEVICE

Translation of Page 2, Paragraphs [0008] through [0011] [0008]

[Embodiments] Fig. 1 is a plan view showing a semiconductor integrated circuit device according to Embodiment 1 of the present invention. The semiconductor integrated circuit device in this embodiment is formed by using a gate array included in the master slice type integrated circuit, in which a capacitor for noise filter is formed by using transistors that are not used as a circuit component, nor as a wiring region. One gate pattern that is used neither as a circuit component nor as a wiring region as described above is illustrated in Fig. 1. In Fig. 1, on a silicone substrate, an N well 3 and a P well 4 are formed. In this N well 3, a P+ diffused layer region 5 functioning as a source/drain region of a P channel transistor and an N+ diffused layer region 6 for applying a substrate potential thereto are formed, and on the N well 3 a gate electrode 8 is formed via a gate insulating film (not illustrated). Whereas, in the P well 4, an N⁺ diffused layer region 9 functioning as a source/drain region of an N channel transistor and a P+ diffused layer region 10 for applying a substrate potential thereto are formed, and on the P well 4 a gate electrode 12 is formed via a gate insulating film.


[0009] In order to use these transistors as a capacitor for noise filter, the N⁺ diffused layer region 6 in the P channel transistor is connected to a line 30 leading to a driving power source V_{DD} via a contact 24 with a metal wiring, and the P⁺ diffused layer region 10 in the N channel transistor is connected to a line 31 leading to a grounded power source V_{SS} with a metal wiring.

Then, the gate electrode 8 on the P channel transistor and the P⁺ diffused layer region 5 as a source/drain region are connected to the line 31 leading to the grounded power source V_{SS} with a metal wiring.

[0010] This metal wiring is connected to the gate electrode 8 via a contact 21, is connected to the P⁺ diffused layer region 5 via a contact 22, and is connected to the line 31 via a contact 23.

[0011] In addition, the gate electrode 12 on the N channel transistor and the N+ diffused layer region 9 as a source/drain region are connected to the line 30 leading to the driving power source V_{DD} with a metal wiring. This metal wiring is connected to the gate electrode 12 via a contact 27, is connected to the N+ diffused layer region 9 via a contact 26, and is connected to the line 30 via a contact 25.

10





PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07130951 A

(43) Date of publication of application: 19.05.95

(51) Int. CI

H01L 27/04 H01L 21/822

(21) Application number: 05272035

(22) Date of filing: 29.10.93

(71) Applicant:

TOSHIBA CORP

(72) Inventor:

COPYRIGHT: (C)1995,JPO

URATA KOJI


KOBAYASHI TERUO

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57) Abstract:

PURPOSE: To remove noise without reducing cost by a method wherein, in a region that is not used as a circuit element region and a wire region, a capacitor for a noise filter is formed by using a transistor or a macro-cell.

CONSTITUTION: An N well 3 and a P well 4 are formed on a silicon substrate. A P⁺ diffused layer region 5 being a source/drain region of a P channel transistor within the N well 3 and an N⁺ diffused layer region 6 for applying a substrate electric potential are formed and a gate electrode 8 is formed on the N well 3. On the other hand, an N⁺ diffused layer region 9 being a source/drain region of an N channel transistor and a P⁺ diffused layer region 10 are formed within a P well 4, and a gate electrode 12 is formed on the P well 4 via a gate insulated film. Gate oxide film capacitors 35, 37 are formed directly under the gate electrodes 8, 12, and diffused capacitors 36, 38 are formed an the P⁺ diffused layer region 5 and N⁺ diffused layer region 9.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-130951

(43)公開日 平成7年(1995)5月19日

(51) Int.Cl.⁸

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 27/04

21/822

8832-4M

H01L 27/04

С

審査請求 未請求 請求項の数1 OL (全 4 頁)

(21)出願番号

特顧平5-272035

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(22)出願日

平成5年(1993)10月29日

(72) 発明者 浦 田 浩 司

神奈川県川崎市幸区堀川町580番1号 株

式会社東芝半導体システム技術センター内

(72)発明者 小 林 照 雄

神奈川県川崎市幸区堀川町580番1号 株

式会社東芝半導体システム技術センター内


(74)代理人 弁理士 佐藤 一雄 (外3名)

(54) 【発明の名称】 半導体集積回路装置

(57)【要約】

【目的】 コストを増大させることなく、ノイズを除去することを可能にする。

【構成】 回路素子領域および配線領域として使用されない領域に、トランジスタ又はマクロセルを用いて形成されるノイズフィルタ用コンデンサを備えていることを特徴とする。



【特許請求の範囲】

【請求項1】回路素子領域および配線領域として使用されない領域に、トランジスタ又はマクロセルを用いて形成されるノイズフィルタ用コンデンサを備えていることを特徴とする半導体集積回路装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はノイズを吸収するための ノイズフィルタ用コンデンサを備えた半導体集積回路装 置に関する。

[0002]

【従来の技術】従来、フルカスタム集積回路においては、集積回路の動作により発生するノイズを吸収するために、回路形成時に回路動作を考慮して必要に応じてチップ内部にノイズフィルタ用コンデンサを形成していた。しかし、セミカスタム用集積回路は、トランジスタやマクロセルを回路素子として自動配置して配線するため、フルカスタム集積回路のように回路動作を考慮してノイズフィルタ用コンデンサを形成することが困難であった。このため、図4に示すように、集積回路72a、72bを実装するプリント基板70の駆動電源VDD用の電路74と接地電源VSS用の電路75との間にノイズフィルタ用のコンデンサ77a、77bを設けていた。

[0003]

【発明が解決しようとする課題】このようにノイズフィルタ用のコンデンサをプリント基板70上に接続する場合には、コンデンサ単品が必要な上に、このコンデンサを接続する場所が必要なため、実装面積が大きくなり、コストアップとなるという問題があった。

【0004】また、集積回路72a, 72bはパッケージに封入されているため、これによるインダクタンス成分が存在し、このインダクタンス成分によるノイズを除去することが難しいという問題があった。

【0005】本発明は上記事情を考慮してなされたものであって、コストアップすることなしにノイズを除去することが可能な半導体集積回路装置を提供することを目的とする。

[0006]

【課題を解決するための手段】本発明による半導体集積 回路装置は、回路素子領域および配線領域として使用されない領域に、トランジスタ又はマクロセルを用いて形成されるノイズフィルタ用コンデンサを備えていることを特徴とする。

[0007]

【作用】このように構成された本発明の半導体集積回路 装置によれば、回路素子領域および配線領域として使用 されない領域に、トランジスタまたはマクロセルを用い てノイズフィルタ用コンデンサが形成されている。これ により、コンデンサは外付けにする必要がなくなり、コ ストおよびチップ面積を増大させることなく、ノイズを

除去することができる。

[0008]

【実施例】本発明による半導体集積回路装置の第1の実 施例の平面図を図1に示す。この実施例の半導体集積回 路装置は、マスタースライス型の集積回路の中のゲート アレイを用いて形成したものであって、回路素子として も使用されずかつ配線領域としても使用されないトラン ジスタを用いてノイズフィルタ用コンデンサを形成した ものである。このように回路索子として使用させず、配 線領域としても使用されない 1 ゲートパターンが図 1 に 示されている。図1において、シリコン基板上にNウェ ル3およびPウェル4が形成されており、更にこのNウ ェル3内にはPチャネルトランジスタのソース/ドレー ン領域となるP+ 拡散層領域5と、基板電位を印加する ためのN+ 拡散層領域6が形成され、Nウェル3上には ゲート絶縁膜(図示せず)を介してゲート電極8が形成 されている。一方、Pウェル4内にはNチャネルトラン ·ジスタのソース/ドレーン領域となるN+ 拡散層領域 9 と、基板電位を印加するためのP+ 拡散層領域 1 O が形 成され、Pウェル4上にはゲート絶縁膜を介してゲート 電極12が形成されている。

【0009】そしてこれらのトランジスタをノイズフィルタ用コンデンサとして使用するために、PチャネルトランジスタのN+拡散層領域6を、コンタクト24を介して駆動電源VDDの電路30と金属配線を用いて接続し、NチャネルトランジスタのP+拡散層領域10を、接地電源VSSの電路31と金属配線を用いて接続する。そして、Pチャネルトランジスタのゲート電極8、およびソース/ドレーンとなるP+拡散層領域5、を接地電源VSSの電路31に金属配線を介して接続する。

【0010】この金属配線はゲート電極8とはコンタクト21を介して接続され、P+拡散層領域5とはコンタクト22を介して接続され、電路31とはコンタクト23を介して接続されている。

【0011】又、Nチャネルトランジスタのゲート電極12、およびソース/ドレーンとなるN+拡散層領域9を駆動電源VDDの電路30に金属配線を用いて接続する。この金属配線はゲート電極12とはコンタクト27を介して接続され、N+拡散層領域9とはコンタクト25を介して接続される。

【0012】上述のような接続を行った場合のPチャネルトランジスタおよびNチャネルトランジスタの断面を図2に示す。この図2から分かるようにゲート電極8.12の直下にはゲート酸化膜容量35,37が形成され、P+拡散層領域5およびN+拡散層領域9には拡散容量36および38が各々形成される。なお、図2において、符号2は素子分離領域であり、符号7.11はゲート酸化膜である。

【〇〇13】以上説明したように本実施例によれば、ゲ

ートアレイ内の回路素子として使用されず配線領域としても使用されないトランジスタを用いてノイズフィルタ用のコンデンサを形成することが可能となるので、チップ面積およびコストを増大させることなく、ノイズを除去することができる。又、ノイズフィルタ用のコンデンサを形成するために金属配線を形成する必要があるが、この金属配線は通常の金属配線工程で形成することが可能となるので、製造工程が増えることはない。

【 O O 1 4】なお、上述のノイズフィルタ用コンデンサはノイズを発生する回路にできるだけ近い所に形成されることが望ましい。

【 O O 1 5 】次に本発明による半導体集積回路装置の第 2 実施例の平面図を図3に示す。この実施例の半導体集積回路装置はスタンダードセル型の集積回路を用いて形成され、マクロセルとしてのインパータを構成するトランジスタを、例えば図5に示すマクロセル間のデッドスペース87に形成し、このトランジスタを用いてノイズフィルタ用コンデンサを形成したものである。

【0016】なお、図5において、符号80はチップ、 $83a\sim83h$ はマクロセル又は回路素子、85は配線 領域を示している。

【〇〇17】図3に戻って、この実施例の半導体集積回路装置は、シリコン基板上にNウェル43およびPウェル44が形成されている。Nウェル43内にはPチャネルトランジスタのソース/ドレーン領域となるP+拡散層領域45a、45bが形成され、Pウェル44内にはNチャネルトランジスタのソース/ドレーン領域となるN+拡散層領域49a、49bが形成されており、これらのNウェル43およびPウェル44上にはゲート絶縁膜(図示せず)を介してゲート電極48が形成されている。

【0018】そして、これらのトランジスタを用いてノ イズフィルタ用コンデンサを形成するために、Nウェル 43を、コンタクト51.55を介して駆動電源VDDの 電路65と金属配線を用いて接続し、Pウェル44を、 コンタクト56.61を介して接地電源VSSの電路66 と金属配線を用いて接続する。そして、Nチャネルトラ ンジスタのソース/ドレーンとなるN+ 拡散層領域49 a, 49bを金属配線を用いて電路65と接続する。こ のときの金属配線はN+拡散層領域49a、49bとは コンタクト53、54を介して接続され、電路65とは コンタクト52を介して接続される。又、Pチャネルト ランジスタのソース/ドレインとなるP+ 拡散層 4 5 a. 45bおよびゲート電極48を、金属配線を用いて **電路66と接続する。このときの金属配線はP+拡散層** 領域45a. 45bとはコンタクト60. 59を介して 接続され、電路66とはコンタクト58を介して接続さ れ、ゲート電極48とはコンタクト57を介して接続さ れる。

【0019】このようにして接続が行われると、Nチャネルトランジスタのゲート電極下にはゲート酸化膜容量が形成され、PチャネルトランジスタのP+ 拡散層領域45a, 45bおよびNチャネルトランジスタのN+ 拡散層領域49a, 49bには拡散容量が形成される。

【0020】この第2の実施例も第1の実施例と同様の効果を有することは言うもでもない。なお、第2の実施例において、ゲート電極48はコンタクト57を介して設置電源Vss用の電路66に接続したが、駆動電源用の電路65に接続しても良い。又、マクロセルとしてはインパータ形成用のマクロセルの代わりに他のマクロセルを用いても良い。

[0021]

【発明の効果】以上述べたように本発明によれば、コスト及びチップ面積を増加させることなくノイズを除去することができる。

【図面の簡単な説明】


- 【図1】本発明の第1の実施例の構成を示す平面図。
- 【図2】第1の実施例の半導体集積回路装置の断面図。
- 【図3】本発明の第2の実施例の構成を示す平面図。
- 【図4】従来の半導体集積回路装置の構成を示す模式 図

【図5】スタンダートセル型半導体集積回路の例を示す 模式図。


【符号の説明】

- 1 シリコン基板
- 2 素子分離領域
- 3 Nウェル
- 4 Pウェル
- 5 P+ 拡散層領域
- 6 N+ 拡散層領域
- 7. 11 ゲート絶縁膜
- 8,12 ゲート電極 9 N+拡散層領域
- 10 P+ 拡散層領域
- то применя
- 21 コンタクト 22 コンタクト
- 23 コンタクト
- 24 **コン**タクト
- 25 コンタクト
- 26 コンタクト
- 27 コンタクト
- 30 駆動電源用電路
- 3 1 接地電源用電路
- 35 ゲート酸化膜容量
- 36 拡散容量
- 37 ゲート酸化膜容量
- 38 拡散容量


【図1】




[図3]




【図5】



【図2】



[図4]



拒絶理由通知書

特許出願の番号

平成11年 特許願 第079927号

起案日

平成14年 4月17日

特許庁審査官

大嶋 洋一

9170 4L00

特許出願人代理人

池内 寛幸(外 1名) 様

適用条文

第29条第1項、第29条第2項

この出願は、次の理由によって拒絶をすべきものである。これについて意見があれば、この通知書の発送の日から60日以内に意見書を提出して下さい。

理 由

- 1. この出願の下記の請求項に係る発明は、その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができない。
- 2. この出願の下記の請求項に係る発明は、その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

記 (引用文献等については引用文献等一覧参照)

<請求項1~4について>

- ・理由 1,2
- ・引用文献 1,2
- ・備考

引用文献1の、特に第1、3図及びその説明箇所を参考のこと。

引用文献2の、特に第1図及びその説明箇所を参考のこと

引用文献等一覧

- 1. 特開平07-106521号公報
- 2. 特開平07-130951号公報

先行技術文献調査結果の記録

・調査した分野 IPC第7版

H01L27/04, H01L21/82 G06F17/50

この先行技術文献調査結果の記録は、拒絶理由を構成するものではない。

この拒絶理由通知の内容に関するお問い合わせ(例:引用文献の番号違い等)、 または技術説明等の面接の御希望がございましたら下記までご連絡下さい。 特許審査第三部 半導体集積回路

審査官 大嶋 洋一

TEL. 03(3581)1101 内線3498

FAX. 03 (3501) 0673